Warum funktionieren meine
Tests in diesem Aufbau nicht?

Warum funktionieren meine Tests in diesem Aufbau nicht?
Grossansicht Bild
Ein schlechtes Prüfgerät-Design, aufgrund der großen Schleifenflächen für alle TAP- Signalverbindungen.
25.02.2015 | Stabile und zuverlässige Testverfahren sind wichtig, um unnötige und teure Verzögerungen zu vermeiden. Meistens erfordert dies eine spezielle Prüfvorrichtung (Automatic Test Equipment, ATE), um den Prüfling (Device Unter Test, DUT) automatisiert testen zu können. Bei schlechten Verbindungen und daraus folgender schlechter Signalübertragung wird ein Testresultat unzuverlässig.

Die Identifizierung und Lösung solcher Probleme kann zeitaufwendig sein, aber indem einige einfache Richtlinien bei der Gestaltung der DUT und ATE befolgt werden, kann die Test-Stabilität deutlich verbessert werden.
Anhand eines Beispiels mit JTAG Test Access Port (TAP)-Signalen, zur Implementierung eines Boundary Scan Tests, soll dies aufgezeigt werden. Natürlich gelten ähnliche Richtlinien auch bei anderen Anwendungen.

Minimierung von Schlaufen
Bei zu prüfenden Signalen wird in einem Testaufbau dem Signal selbst meistens viel mehr Beachtung geschenkt, als dem Rückstrompfad über Ground/Masse. Ground ist meistens irgendwo vorhanden, aber steckt hier wirklich Verbesserungspotential drin?
Mit niedrigen Frequenzen oder Gleichstromsignalen kann das Routing von Signal und Rückstrompfad unkritisch durchgeführt werden und hat keine sichtbaren Nebeneffekte. Je höher jedoch die Frequenzanteile eines Signals sind, desto mehr muss das Routing des Signals und des Rückstrompfades beachtet werden. Dies geht soweit, dass Leitungsimpedanzen auf der Signalleitung und dem Rückstrompfad übereinstimmen müssen. Für TAP-Signale sind solche Regeln oft unnötig. Als Faustregel sollte die Schlaufenfläche jedoch immer so klein wie möglich sein.


Der Schlüssel zur Identifizierung des Loop-Bereichs muss bestimmt werden:

  1. Der Weg des Stroms eines Signals von der Quelle bis zum Ziel. Das ist oft einfach zu beziffern, weil es mit der Leiterbahnlänge und/oder Kabellänge übereinstimmt.
  2. Der Weg des Rückstrompfades über die zugehörige Masse eines Signals vom Ziel zurück an die Quelle. Diese Berechnung kann etwas schwieriger sein. Als Annahme kann davon ausgegangen werden, dass der Rückstrom den Weg so nahe wie möglich entlang der Signalleitung wählt.

Es ist wichtig zu erkennen, dass diese Regeln nicht nur bei Kabeln zwischen Leiterplatten gelten sondern auch auf dem Board selbst, also z.B. innerhalb einer Massefläche.

 
Um die Schleifenfläche zu minimieren, sollte der physikalische Bereich des Signals und dessen Rückstrompfade minimiert werden. Idealerweise ist das Signal und sein Rückstrompfad direkt nebeneinander, analog zu einem Flachbandkabel (Bild 1a), oder einem Twisted-Pair Kabel (Bild 1b). Beide Anordnungen haben kleine Schleifenflächen und helfen so, die Signalqualität zu verbessern.


Sobald der Rückweg für den Massestrom einen anderen Weg geht als das Signal selbst, wird eine sehr viel grössere Schleifenfläche gebildet, welche drei Probleme verursacht:

  1. Das Signal wird viel anfälliger für elektromagnetische Störungen (EMI) – die Leitung oder das Kabel wird zur Antenne, welche empfänglich für Störsignale ist.
  2. Die übertragungsleitung strahlt ab, wodurch zusätzliche elektrische Störsignale entstehen, die mit anderen Signalen interferieren können.
  3. Es gibt eine änderung in der charakteristischen Impedanz über die Strecke, auf der sich das Signal ausbereitet. Dies verschlechtert die Qualität des Signals.

Bild 1c zeigt einen offensichtlichen Fall mit einer grossen Schleifenfläche und veranschaulicht, wie leicht dies auftreten kann, wenn man nicht aufpasst, das Signal und dessen Rückstrompfad beieinander zu halten.

Wie kann die Schleifenfläche in einer Testvorrichtung minimiert werden?
In Testvorrichtungen wird oft für jedes Signal eine einzelne Leitung verlegt. Obwohl dies die Sache vereinfachen würde, kann es auch zu vielen Stör- oder Rauschsignalen führen und somit Probleme bei der Signalintegrität verursachen. Bei der Verwendung der JTAG-Technologie sind diese besonders evident.

Abbildung 2 zeigt einige häufige Fehler im Design von Testvorrichtungen: die Masseverbindung vom  JTAG-Controller ist zum DUT verbunden, weit weg von den TAP-Signalverbindungen. Die Masse und die TAP-Signalleitungen sind nicht nahe zueinander verlegt. Dies kann, einfach und effektiv mit änderungen wie in Abbildung 3 gezeigt, verbessert werden:

  1. Mindestens eine Masseleitung muss so nahe wie möglich an den TAP-Signalen in der Testvorrichtung verlegt werden. Dies dient nicht primär der Spannungsversorgung der Leiterplatte, sondern sorgt für eine gute Masseverbindung zwischen JTAG-Controller und der Leiterplatte. Damit wird die Signalqualität verbessert.
  2. Verwenden Sie verdrehte oder parallele Paare, die jeweils ein Signal und eine Masse für jedes TAP-Signal enthalten. Dies ist für das Taktsignal (TCK), aber für auch alle anderen Signale, die kontinuierlich schalten (z.B. TMS, TDI und TDO) am wichtigsten. Wenn die JTAG-Controller feste (harte) Masse-Pins haben sowie konfigurierbare (weiche) Masse-Pins, sollte im Minimum wenigstens eine harte Boden-Verbindung verwendet werden.

Es muss nicht ein separater Ground-Testpin für jedes Signal-/Masse-Paar sein, und stattdessen können die Masse-Kerne in multiplen Paaren auf den gleichen Testpin angeschlossen werden. Wenn dies nicht direkt möglich ist, dann können kleine Adapterplatinen verwendet werden, um eine Masseverbindung über multiple Paare zu teilen. Egal, wie dies erreicht wird, ist es wichtig, die Masse-und Signalleitungen nahe beieinander zu halten, wie in Abbildung 4 gezeigt wird.

Wie kann man helfen, den Loop-Bereich zu minimieren?

Wie kann man helfen, den Loop-Bereich zu minimieren?
Grossansicht Bild
Die Anordnung von Signal und Rückleiter mit (a) Kabel, (b) paarweise verdrillt, und (c) Einzelkabel haben einen wesentlichen Einfluss.

Wie kann man helfen, den Loop-Bereich während der Gestaltung einer Leiterplatte zu minimieren?
Um sicherzustellen, dass eine Leiterplatte gründlich und zuverlässig getestet wird, sollte ihre Testbarkeit während der Designphase und nicht erst im Nachhinein berücksichtigt werden. Design for Testability (DFT)-Richtlinien können eine Vielzahl von Bereichen abdecken, von denen sich viele auf die Verbesserung konzentrieren, wie viel von einem PCB getestet werden kann. Wenn die Signale, zur Implementierung dieses Tests nicht berücksichtig werden, ist es möglich, ein Board zu entwerfen, das gründlich getestet werden kann, wobei jedoch die Tests selbst unzuverlässig sind.
 
Verbesserungen zu einem PCB-Design können in zwei Kategorien aufgeteilt werden. In der ersten sollte eine Testvorrichtung geschaffen werden, die den Loop-Bereich leicht minimiert:

  • Bei der Verwendung von Pins müssen ein Bodentestpunkt und ein TAP-Signal Testpunkt nahe beieinander sein. Wenn der Platz auf dem Board begrenzt ist, versuchen Sie, mindestens einen Bodentestpunkt für jedes TAP-Signalpaar zu berücksichtigen.
  • Bei der Verwendung von Kopfzeilen, die über Flachbandkabel angeschlossen sein werden, berücksichtigen Sie Masse-Pins, so dass ein Massekern zwischen den einzelnen TAP-Signalen im Flachbandkabel vorkommt. Wenn die Anzahl der verfügbaren Pins begrenzt ist, versuchen Sie wenigstens Masse-Kerne auf beiden Seiten der Taktsignale, wie TCK zu berücksichtigen.

Selbst mit einer gut gestalteten Prüfvorrichtung und guten Testsignalverbindungen am Prüfling ist es immer noch möglich, JTAG-Tests unzuverlässig zu machen, wenn ein PCB nicht richtig gestaltet worden ist. Es scheint intelligent zu sein, die TAP-Signale erst am Ende zu routen: sie sind nur zum Testen der Platine, also warum nicht alle Funktionssignale zuerst routen? Das Problem ist, dass dies zu schlecht gerouteten Signalen führen kann; die machen die Tests unzuverlässig und im schlimmsten Fall kann dies sogar ein neues Board-Design erfordern, was zu erheblichen Mehrkosten und Verzögerungen führt.


Es lohnt sich, zu beachten, dass TAP-Signale bis zu Frequenzen von 20 MHz übersteigend takten können. Das heißt, sie sollten wie alle anderen Signale mit ähnlichen Frequenzen behandelt werden:

  • Korrekter Signal-Abschluss sollte auf die Signale so angewendet werden, wie es in den JTAG DFT-Richtlinien festgelegt ist. Diese folgen den bewährten Standard Design-Verfahren, wie das Platzieren paralleler Abschlusswiderstände so nahe wie möglich am Empfängerende einer Spur.
  • Vermeiden Sie Stichleitungen (stubs) in Spuren, und verwenden Sie Puffer, um das Signal Fan-Out zu verbessern.
  • Routen Sie TAP-Signale über eine kontinuierliche Masse- oder Leistungsebene. Wenn es darin Pausen hat, dann ist die Schleifenfläche vergrößert, was das Board anfälliger für Unzuverlässigkeit beim Test macht.

5a zeigt, wie das Routing von einem TAP Signalverlauf (rot) über einen Abbruch in einer Massefläche den Rückstrompfad (schwarz gestrichelt) beeinflussen kann. Dies führt zu einer größeren Schleifenfläche als ursprünglich erwartet, einer Verschlechterung der Signalintegrität. Obwohl die Signalspur in Abbildung 5b länger ist, ist die Gesamtschleifenfläche nach wie vor vermindert und so würde dies die bevorzugte Lösung sein, wenn die Masse-Platte nicht geändert werden konnte.
 
Die Minimierung der Schleifenfläche wird immer eine Faustregel sein, ist als solche aber nicht immer anwendbar. Aber durch mehr Kenntnis, welche Strecke der Rückstrom eines Signals nimmt, kann dies eine solide Grundlage bei der Planung von Leiterplatten sein, die Bestimmung der Pin-outs für Steckverbinder und das Entwerfen und Erstellen von Testgeräten. Wird dies als fester Teil des Entwurfsprozesses berücksichtig, können teure und zeitaufwendige Verzögerungen im Entwicklungsprozess vermieden werden. Sofern verfügbar, sollten die Design for Testability (DFT)-Richtlinien auch eingesehen werden, weil diese zusätzliche Informationen enthalten, die die Testbarkeit von Prüflingen und die Zuverlässigkeit dieser Tests weiter verbessern.

Was ist Boundary-Scan?

Was ist Boundary-Scan?
Grossansicht Bild
Der Rückstrom durch eine Massefläche (schwarz, gestrichelt) folgt der Signalleitung auf einer anderen Lage (rot).

JTAG Boundary-Scan ist ein elektrisches Testverfahren, entwickelt, um Probleme im Testzugang in der Regel mit komplexen, hochdichten Platten zu überwinden. Komponenten wie FPGAs, CPLDs und CPUs enthalten Boundary-Scan-Technologie, die Ingenieuren ermöglicht , die Schaltung digital mit einem JTAG-Controller und angehängter Software zu simulieren und zu testen, um eine präzise Standort und Fehlerursache identifizieren können.
 
Boundary-Scan reduziert die Anforderung für die Testpunkte auf der Leiterplatte, so dass die physischen Zugriffs-Probleme im Zusammenhang mit In-Circuit-Tests (ICT) und einigen Funktionsprüfungen nicht mehr länger ein Thema sind. Das Testsystem und die Boundary-Scan-Zellen sind nur durch einen 4 oder 5 Leitertest-Bus verbunden, der während des Board-Designs berücksichtigt werden muss, um  die Testbarkeit sicherzustellen. Viele führende Anbieter von JTAG-Boundary-Scan-Systemen liefern Design for Testability (DFT) Richtlinien, um die Konstrukteure zu ermutigen,  entsprechend vorzugehen.

Wie funktioniert es?
Alle Signale zwischen Kernlogik eines Boundary-Scan-kompatiblen Geräts und seiner Pins werden von einem seriellen Scan-Pfad abgefangen, bekannt als Boundary-Scan-Register (BSR). Im Normalbetrieb haben diese Boundary-Scan-Zellen keine Wirkung; jedoch im Testmodus können die Zellen Werte der Geräte-Pins einstellen und/oder lesen. Eine Gruppe von 4 oder 5 JTAG Test Access Port (TAP)-Signalen werden von Boundary-Scan-fähigen Geräten verwendet, damit die Boundary-Scan-Daten zum und vom Gerät aus übertragen werden, und der Steuersoftware erlaubt, die Leistung der Schaltung zu analysieren.

Rob Humphrey ist Principal Engineer bei XJTAG Hardware. Er hat ein 1st Class Studium der Elektronik an der Universität von York, Großbritannien und über 6 Jahre Arbeitserfahrung bei XJTAG. Davor arbeitete er in der Netzwerktechnik-Industrie sowie der Entwicklung von ICs für eine Reihe von Produkten. Bei XJTAG ist er für die Hardware-und FPGA-Entwicklung aller XJTAG -Produkte verantwortlich und stellt auch seine Beratungsdienste sowie die letzte Stufe der technischen Unterstützung für die Kunden zur Verfügung.


Bewertung Ø:
   
Meine Bewertung:

Fragen und Kommentare (0)